Três projetos independentes em SystemVerilog: conversor binário–BCD, calculadora com ISA de estudo e núcleo de subconjunto RISC-V, com testbenches e formas de onda.
finite-state-machine bcd datapath systemverilog computer-architecture icarus-verilog risc-v usp digital-design rv32i double-dabble
-
Updated
Oct 31, 2026 - SystemVerilog